高性能SoC的访存调度模块设计与优化
片上系统(SoC)作为消费电子产品的核心组成部分之一，集成了越来越多的功能模块，这些功能模块大多需要访问片外DRAM，而它们中有些具有高带宽访存需求，有些具有低延迟访存需求。如何对这些功能模块的访存请求进行调度，以满足它们对带宽和延迟的需求，关系到SoC系统的整体访存性能。 论文设计了一种访存调度模块，包含多端口调度模块和DRAM命令调度模块，它保证了SoC中的功能模块对访存带宽和访存延迟的需求。多端口调度模块采用了经典的差额加权轮询(DWRR)仲裁算法，DRAM命令调度模块采用了一种基于Bank的命令调度方法，实现了端口间带宽的精确控制。接着，在分析了DWRR的固定量化值对访存带宽和访存延迟的影响之后，论文提出了自适应差额加权轮询(ADWRR)仲裁算法，ADWRR的量化值随着系统状态进行自动调节，在满足系统访存带宽需求的同时确保访存延迟最小。此外，由于ADWRR的访存延迟随端口数和量化值的增大而增大，论文提出了一种基于优先级的自适应差额加权轮询(PADWRR)仲裁算法和一种基于优先级的命令调度方法，以此对上述访存调度模块进行优化，保证了低延迟访存需求。 论文最后采用系统级仿真验证方法，结果表明:带宽分配功能可实现端口间的带宽控制，并保证某些主设备的高带宽访存需求，与此同时，低延迟保证功能确保了某些主设备的低延迟访存需求。在系统访存带宽接近1900MB/s的3D游戏场景下，上述两种功能提供了各主设备的访存带宽需求和访存延迟需求。与某公司的商业IP MCTL相比，本文的访存调度模块的三端口同一Bank访存极限带宽提高了35.5％;低延迟保证功能的访存延迟比MCTL中对应的最高优先级的访存延迟最大可减小57％。
片上系统;访存调度模块;差额加权轮询;仲裁算法;命令调度模块
东南大学
硕士
微电子学与固体电子学
时龙兴
2014
中文
TN402
74
2015-05-20（万方平台首次上网日期，不代表论文的发表时间）