基于自适应电压调节的SoC芯片低功耗设计与实现
随着集成电路工艺尺寸逐渐缩小，芯片单位面积上的功耗也逐步上升，低功耗成为芯片设计过程中必须要考虑的重要问题。另一方面传统的芯片都是基于最坏情况设计，采用的工作电压过于保守，造成功耗的浪费，在小尺寸先进工艺下尤为显著。自适应电压调节（Adaptive Voltage Scaling，AVS）通过片上时序监测单元实时监测关键路径时序，在关键路径时序较为宽松时降低电压，从而降低功耗，是解决这两个问题的有效手段。 本文在调研国内外常用AVS方法的基础上，确定了将基于通用监测单元的AVS技术作为主要研究对象。该方法设计了一种与关键路径延时变化趋势最接近的监测路径，以监测路径延时反映关键路径时序。本文首先搭建了一个AVS电路的实现平台——一个小型系统芯片(System on a Chip,SoC)，并从理论上分析了监测路径与关键路径延时的关系;然后通过监测效果对比从三种候选的监测路径中选出最优监测路径，进而设计了延时检测单元，完成整个通用监测单元的设计;此后设计了工艺角检测模块和AVS调节模块，选取了不同工艺角下的监测修正系数，提高监测准确性;最后搭建了基于HSIM和VCS的混合仿真平台，对整个设计进行仿真验证。 本文采用SMIC0.18μm CMOS工艺，完成了整个SoC从RTL代码到版图的设计，版图面积为1.3×1.3mm2，工作频率为100MHz，AVS调节模块所增加的面积仅为2％。利用HSIM与VCS混合仿真平台仿真，结果表明，在典型情况（TT工艺角、25℃）下工作电压可降低至1.48V，相比于初始工作电压(TT工艺角、1.8V、25℃)可以降低33.3％的功耗，即使相比于最坏情况(SS工艺角、1.62V、125℃)仍可以获得15.5％的功耗收益，达到了良好的低功耗效果。
自适应电压调节;系统芯片;低功耗设计;CMOS工艺;仿真验证
东南大学
硕士
微电子学与固体电子学
胡晨
2014
中文
TN402
82
2015-05-20（万方平台首次上网日期，不代表论文的发表时间）