600V碳化硅结势垒肖特基二极管电学应力下的退化机理及模型研究
基于碳化硅材料的结势垒肖特基二极管(SiC-JBS)因其良好的散热特性、较高的击穿电压及较低的导通电阻等优点，已经在大功率整流、逆变续流以及功率因数校正(PFC)等系统中得到应用。然而，大电流、高压、感性负载及高开关速度的系统应用条件也对SiC-JBS器件的可靠性提出了很大挑战。因此，迫切需要对SiC-JBS器件面临的各种可靠性问题的内在机理及相关寿命模型展开深入研究，以指导高可靠性碳化硅器件及相关应用系统的设计。 本文旨在研究600V SiC-JBS器件在正向大电流应力、关态灌电流应力和高dV/dt应力条件下，器件的退化机理及寿命模型。首先通过仿真分析，研究了正向大电流下SiC-JBS器件电学参数退化的内在机理，主要的损伤机理表现为肖特基接触面附近产生层错等缺陷;接着，通过仿真和实测分析，分别研究了关态灌电流应力条件下SiC-JBS器件电学参数退化和雪崩损伤的内在机理，第一种损伤机理为器件有源区产生堆叠层错，而第二种损伤机理表现为器件表面结终端附近氧化层存在热载流子的注入;最后，仿真分析了高dV/dt应力条件下SiC-JBS器件电学参数退化的内在机理，损伤机理同样表现为热载流子的注入。基于上述机理研究结果，论文给出了SiC-JBS器件寿命模型的建模思路与建模方法，并建立了该器件在不同退化机理下导通压降(VF)和击穿电压(BV)的退化寿命预测模型。 模型验证结果显示，在一定的应力范围内，该模型能够较好地预测VF和BV的退化趋势。本文的退化机理和模型研究结果可为碳化硅功率器件的可靠性研究提供一定的理论指导。
碳化硅;结势垒肖特基二极管;电学应力;退化机理
东南大学
硕士
微电子学与固体电子学
丁德胜
2014
中文
TN311.7;TN301
70
2015-05-20（万方平台首次上网日期，不代表论文的发表时间）