深亚微米ASIC静态时序分析及实现
集成电路的飞速发展为科技领域带来了革命性的促进作用，大到航天飞机太空卫星，小到电脑手机中的处理器都离不开集成电路的支持。对于消费类电子领域，人们仍然追求体积更加微小，功能更加强大，耗能更小的产品，这就要求芯片研发人员设计出更小更快更强大的芯片。静态时序分析是为检测芯片能在指定频率下正常工作的分析手段，是集成电路后端物理实现的重点。
本文基于一款45nm先进工艺下的数字模块后端设计出发，介绍了静态时序分析的概念，面临的难题，提出几种深亚微米下应对挑战的解决方法，其中包括片上误差(OCV)分析，有用偏差(useful skew)应用，以及多模式多视角(MMMC)分析。之后提出了几种实现低功耗的解决方案，其中包括多电压供电(MSV)，门控电源(power gating)技术，门控时钟技术(clock gating)，以及阈值替换(VT swap)方法，最后章节总结了本论文的内容，介绍EDA技术面临的瓶颈以及以后集成电路的研究方向。
集成电路;静态时序分析;数字模块;门控时钟
南开大学
硕士
物理电子学
任立儒
2013
中文
TN402
73
2013-12-31（万方平台首次上网日期，不代表论文的发表时间）