高能物理实验高速光纤驱动器ASIC芯片设计
高能物理实验的电子学设备很多都安装在探测器附近，实验所产生的大量粒子及辐照严重影响周围电子学设备的正常工作。ATLAS探测器是高能物理实验LHC的一个重要部分，其所有的电子学设备都有抗辐照需求。在商业产品无法满足抗辐照要求的情况下，相应的抗辐照专用集成电路(Application Specific Integrated Circuit，ASIC)芯片设计就成了探测器设计的一个重要方向。
千兆光收发器(GigaBit Transceiver，GBT)是欧洲核子研究中心(CERN)采用0.13μm CMOS工艺设计的一系列抗辐照光纤通信芯片，是目前最快最好的抗辐照光纤通信芯片，理论通信速率达到5 Gbps。而ATLAS探测器液氩量能器光纤链的升级已经战略性的将速度指标提升到8 Gbps，GBT的系列芯片不能满足需求，光纤链升级出现重要功能芯片的缺口。
本论文以ATLAS探测器液氩量能器光纤链升级为出发点，选取其中光输出器件——垂直腔面发射激光器(VCSEL)的驱动器芯片作为切入点，进行了一系列VCSEL驱动器芯片的设计以满足光纤链升级的抗辐照和速度需求。
本文首先阐述了粒子辐照与半导体器件的作用机制和影响分类，给出了常见的辐照加固手段，并最终确定采用某商用0.25μm蓝宝石上的硅(Silicon on Sapphire，SOS) CMOS工艺作为抗粒子辐照方案。随后，本文给出了理论数据传输高达8 Gbps的抗辐照VCSEL驱动器LOCld和VCSEL阵列驱动器LOCld4的设计与实现和相应的数字化控制升级设计。
为克服0.25μm SOS CMOS工艺带来的速度限制，驱动器设计中采用了多种带宽扩展的方法。其中采用全CMOS晶体管设计的有源电感并联峰化结构是带宽扩展的核心技术，其不仅峰化效果好、占用面积小、峰化强度可调，还可以克服工艺角不确定性和温度变化带来的影响。
初步的测试表明，LOCld设计中所采用的带宽扩展技术功能正常。在设计目标的8 Gbps数据率下，示波器光接收模块上得到的传输总抖动小于30 ps，且在10 Gbps数据率、10-12的误码率标准下可以通过长时间误码率测试(15小时，误码率1.11×10-14)。LOCld的设计非常成功，相应指标超过设计预期，远超GBT中VCSEL驱动器GBLD的速度指标。
本文还率先采用SMIC65 nm CMOS工艺进行了10 Gbps VCSEL及阵列驱动器的设计。65 nm CMOS的超薄栅极氧化层为抗辐照提供了保证，且驱动器的较大晶体管面积也增强了抗辐照性能。初步测试结果显示设计功能是成功的，待经过更详细的抗辐照测试证实其抗辐照性能，该设计将成为首款采用65 nmCMOS工艺设计的高速抗辐照芯片，为65 nm CMOS工艺在抗辐照芯片设计领域的应用开启先河。
另外，利用数字电路时钟抖动和亚稳态技术，本文还实现了一款数据产生率高达1 Gbps的真随机数产生器。经初步测试，该设计的随机数产生机理工作正常，有随机性输出。再经过后期的真随机数质量统计测试后，该真随机数发生器将成为目前数据产生率最高的真随机数发生器。
本论文的创新点主要表现在如下几个方面:
1.本文采用0.25μm SOS CMOS工艺设计了一款理论速度高达8 Gbps数据率的高速抗辐照VCSEL驱动器LOCld。LOCld的实测指标已经远超当今高能物理领域数据率最高的抗辐照VCSEL驱动器GBLD。
2.LOCld设计采用全CMOS器件有源电感并联峰化结构克服了ASIC芯片中无源金属螺旋电感面积大、电感值无法调节的缺陷。其自身的峰化强度调节功能还可以克服工艺角的不确定性和温度变化带来的影响。
3.本文率先采用65 nm CMOS工艺进行高速抗辐照VCSEL驱动器设计尝试，将抗辐照芯片设计带入65 nm领域。
高能物理实验;工作原理;高速光纤驱动器;ASIC芯片;CMOS工艺
中国科学技术大学
博士
物理电子学
金革
2013
中文
TN432
124
2013-11-29（万方平台首次上网日期，不代表论文的发表时间）