多路并行高速数据采集系统的设计
随着微电子与计算机技术的发展，对数据采集系统的采样速率和精度提出了越来越高的要求。受限于ADC高速与高精度不能同时进步的自身因素，减慢了高速数据采集技术的发展速度。本文在数据采集技术的基础之上，提出了一种结合SOPC(可编程片上系统)技术的多片ADC并接的方法来提高系统的采样速率。
本文首先对数据采集技术和基于NiosⅡ软核的SOPC开发技术进行阐述。其次，通过对多通道并行采样技术理论的分析之后，采用两片带有对增益和偏置误差自校准功能的ADC实现并行时间交替采样的有效方案，完成系统硬件和软件设计及信号完整性的分析。最后，通过对多路采集系统中的时间误差进行了实际的测试与校准，测试结果表明所设计的并行采集方案是可行的。系统可以实现的采样速率为1Gsps，有效位数为10.29位。
数据处理;并行采集;片上系统;芯片设计
长春理工大学
硕士
微电子学与固体电子学
李野
2012
中文
TP274.2;TN402
47
2012-12-31（万方平台首次上网日期，不代表论文的发表时间）