基于FPGA的1024点FFT算法实现
本文主要研究内容是在FPGA上实现FFT算法。本设计处理的信号长度为1024点,数据位宽为24位,运算方式为定点数运算,算法选择基2DIT。本设计的软件平台为Quartus II、Modelsim以及Matlab,硬件平台为Altera公司的DE0开发板,使用Verilog硬件描述语言完成整个系统的设计。首先分析了FFT算法原理,详细讨论了本设计中所选择的FFT算法的特点,然后提出了该算法实现的硬件结构。整个设计实现的主要模块包括:数据存储、蝶形运算单元、溢出检测、溢出截位以及时序控制,论文对设计中每个模块的设计都做了详细的说明,包括设计中的核心Verilog代码以及相应的Modelsim仿真结果。设计验证部分首先是通过Modelsim仿真,将仿真结果导入Matlab中和FFT理论值进行对比,初步验证设计的正确性,然后将设计下载到DE0开发板,通过逻辑分析仪SignalTap对数据进行实时捕捉,把FPGA实际处理的FFT数据结果导入Matlab中进一步验证设计的正确性,最后的验证结果表明了本设计是正确的,符合设计要求。
集成电路;芯片设计;时序控制;FFT算法
苏州大学
硕士
微电子学与固体电子学
乔东海
2014
中文
TN492;TN402
59
2014-09-17（万方平台首次上网日期，不代表论文的发表时间）