PMU中高性能DC-DC变换器的设计
近年来,随着半导体工艺的高速发展,CMOS的最小线宽已经进入纳米量级,相同尺寸的芯片能集成越来越多的晶体管,片上系统SoC(System on Chip)成为行业发展的主流。在消费类市场,随着便携式电子产品的快速普及,人们对电源类芯片也提出更高,更复杂的要求。因此设计高集成度,高性能的PMU集成芯片成为行业发展趋势,也是行业的紧迫任务。 本文设计了一款适用于PMU(Power Management Unit)集成的DC-DC变换器芯片。针对如何提高DC-DC变换器的关键性能(包括线性调整率,负载调整率,电源抑制比,效率,动态响应速度),提出了电压前馈电路,全差分伪三型补偿电路,双模控制电路,自校正电路等技术手段。其中电压前馈电路使得系统传输函数不再受输入电压变化的影响,提高系统线性调整率。全差分伪三型补偿电路,将一路带通信号和一路低通信号叠加,产生类似传统三型补偿电路的频率响应,极大减小所需要的电容电阻值,另外全差分结构提高了电源抑制比,有效抑制了Buck变换器工作时电源噪声对控制电路的影响。PWM/PSM双模技术兼顾系统的负载调整率和效率,确保了重载PWM模式下的负载调整率,在轻载PSM模式下提高了系统的效率。自校正电路直接调节占空比大小,以使输出电压尽快恢复到基准电压±1％范围内,有助于提高变换器的负载调整率和DVS响应速度。 通过仿真验证,本文设计的DC-DC变换器工作频率为2MHz;其输入电压为2.7V~4.2V;采用DVS技术,输出电压0.7V~1.5V,步进25mV可调;输出电流可达1A;采用PSM/PWM双模控制技术,在轻载下进入PSM模式,效率可达80％以上,在重载下进入 PWM模式,效率可达90％以上;利用全差分伪三型补偿与自校正电路,重载下负载调整率小于1％;利用电压前馈电路,线性调整率小于1％。在1 kHz频率以内,控制电路电源抑制比提高到116dB。
DC-DC变换器;电压前馈;伪三型补偿;双模控制;自校正电路
电子科技大学
硕士
微电子学与固体电子学
贺雅娟
2014
中文
TM463;TN402
72
2014-09-17（万方平台首次上网日期，不代表论文的发表时间）