快速锁定的高精度多相时钟产生电路研究与设计
随着工艺的不断改进以及系统性能的不断提高,集成电路的发展面临着新的机遇和挑战。作为模拟世界和数字世界的接口的模数转换器(Analog-to-Digital Convertor, ADC)也在各界科技工作者的不懈努力下取得了长足的进步。而时间交织ADC因为其结构上的优势,在高速应用中更是得到了广泛的青睐。多相时钟作为时间交织ADC的时钟来源,对其性能的要求也变得越来越严苛,因此其需求也变得日趋旺盛。 为了给时间交织ADC提供高精度多相时钟,本文首先研究了延迟锁相环的基本组成和工作原理。通过小信号近似得到了延迟锁相环的小信号模型,并对其动态特性以及噪声的来源和影响进行了研究和分析。 其次,从时间交织ADC的系统指标入手,研究并推导出了多相时钟的性能指标。并对系统的各组成模块进行了深入的分析和对比,为高精度多相时钟的设计奠定了扎实的理论基础。 然后,在理论研究的基础上,进行了高精度多相时钟电路的设计。提出了利用MOSFET反向导电的特性,实现了系统的快速锁定而没有增加电路的复杂性;为了解决电荷泵电路中充放电电流的失配,提出了基于运放的低电流失配型电荷泵结构;提出的基于电荷泵的校正方案,有效的降低了各相时钟之间的延迟误差,保证了系统的性能。 最后,对系统进行了仿真和验证,并设计了系统版图。仿真结果显示系统锁定时间为77 ns,比没有采用快速锁定方案的同等结构缩短了87％的时间,锁定电压为0.4 V。基于运放的低电流失配型电荷泵的仿真结果显示在0.1~1.1 V的范围内充放电电流失配不大于0.2％。经过校正的系统,将延迟误差从最大的34 ps降至了1.3 ps以内,校正能力达到96％以上,保证了各相时钟之间的延时精度。而输出时钟的抖动有效值和峰峰值分别为459 fs和3.5 ps,保证了时钟的抖动性能。在1.2 V的电源电压下,系统的功耗为16.6 mW。最终版图面积为660×682μm2。
延迟锁相环;快速锁定;反向导电;低电流失配;延迟误差校正;电路设计
电子科技大学
硕士
微电子学与固体电子学
于奇
2014
中文
TN792
67
2014-09-17（万方平台首次上网日期，不代表论文的发表时间）