MEMS加速度计伺服芯片数字控制电路研究
MEMS传感器凭借着其良好的性能，在越来越多的领域里得以应用，其后端的伺服电路也因此成为了近年来研究的热点之一。 针对适用于石油勘测、地震波检测的MEMS差分电容式加速度传感器进行研究，设计低功耗、动态响应好的MEMS加速度计伺服芯片。 本文对数字控制电路关键技术进行详细的描述，并开发芯片数字功能测试平台。采用自顶向下的方法设计数字电路，重点论述Verilog HDL代码编写，功能仿真、FPGA验证、版图后仿真以及芯片数字功能测试。 数字控制电路关键技术包括IIC(Inter Intergrated Circuit)Slave模块，多相时钟源产生模块MPCG(Multiphase Clock Generator)，平均数位流计数器BSCA(Bit Stream Counting Average)和过载监测模块OD(Overload Detection)，主要完成芯片与系统的通信，控制模拟电路开关时序和监控、处理数据等功能。 本文提出了一种改进型的IIC Slave设计方案：对传统IIC Slave的状态机进行简化，得到改进型状态机。综合结果表明，改进型状态机的从机设计对比传统状态机的从机设计，面积减少约20％，功耗降低约4%。对该电路进行FPGA验证时，构建了一种简单、高效的FPGA(Field Programmable Gate Array)验证系统。 多相时钟源模块产生模拟电路12个开关的时序，控制前端电路在检测阶段，采样保持阶段，力反馈阶段，校准阶段等有序地工作。数字控制电路主时钟是4.096MHz，开关的一个完整的工作周期是由32个主时钟周期组成。 平均数位流计数器用于计算比较锁存器LC(Latch Compare)输出数位流的平均值。过载监测模块监测比较锁存器是否连续输出1或者0。
MEMS加速度传感器;伺服芯片;数字控制电路;时钟周期;功能测试
湘潭大学
硕士
物理电子学
曾以成;金湘亮
2013
中文
TN492;TP212.1
66
2013-10-29（万方平台首次上网日期，不代表论文的发表时间）