用于大面阵CMOS图像传感器的低串扰Cyclic ADC研究
CMOS图像传感器具有功耗低、成本低、易于集成等优势，大面阵CMOS图像传感器可以达到更高分辨率、成像更清晰，应用前景十分广阔，是图像传感器未来前进的一个重要趋势。ADC是CMOS图像传感器的关键组成单元，通常基于列级架构来实现，常用的列级ADC中CyclicADC能实现速度、面积、功耗的良好折中，但是对于大面阵CMOS图像传感器组成结构中的读出电路，CyclicADC的基准电压反复对采样电容充放电，列之间的串扰将使基准电压波动并导致模数转换的精度降低，基于上述难题，本文研究了应用于大面阵CMOS图像传感器的低串扰CyclicADC。 本文首先调研了应用于CMOS图像传感器的列级CyclicADC的发展情况。然后说明了CMOS图像传感器的主要组成部分、常用的ADC以及ADC的性能指标。接着，对应用于CMOS图像传感器的两级列并行CyclicADC开展了原理说明和理论分析。利用公式推导了两级CyclicADC的位数分配方案，并且建立了两级CyclicADC的行为级模型，仿真了不同参数对CyclicADC性能的影响。然后，本文提出了一种采用电流型sub-DAC的低串扰CyclicADC，改进了传统结构中基准电压直接驱动采样电容的工作方式，基准电压是静态且稳定的，可以有效解决大面阵读出电路中列之间的串扰问题，对基准电压缓冲器的驱动能力和功耗要求低。 基于0.11μm的CMOS工艺、3.3V模拟电压和1.5V数字电压设计了低串扰两级列并行CyclicADC，并与同样工艺、同样指标的传统结构CyclicADC作为对比。仿真结果表明，低串扰CyclicADC的有效位数为9.8-bit，信噪失真比为60.6dB，微分非线性为+0.30/-0.50LSB，积分非线性为+0.80/-1.30LSB。在350列CyclicADC的瞬态仿真中，低串扰CyclicADC的正参考电压均方根误差为28mV，负参考电压均方根误差为27mV，且其功耗相比于传统CyclicADC降低了15%。本文提出的低串扰列并行CyclicADC可以有效降低列与列之间串扰的影响，能以更低的功耗实现和传统结构相当的模数转换精度，能够很好地实现大面阵CMOS图像传感器的模数转换操作。
大面阵CMOS图像传感器;低串扰列并行;CyclicADC;读出电路;模数转换
天津大学
硕士
微电子学与固体电子学
聂凯明
2022
中文
TP212.1
2023-08-29（万方平台首次上网日期，不代表论文的发表时间）