高效能GPU微体系结构关键技术研究
拥有强大运算能力和高能效的多核/众核处理器是提升高性能计算机系统性能的关键。本文探索一种新型众核处理器体系结构，使得其能够满足未来高性能的需求并兼顾高能效，从而能够应用于下一代E级超级计算机系统中。本文对众核处理器中一个最常用的处理器GPU进行了深入研究，取得的研究成果主要包括以下几个方面： 1.提出了基于局部性保护和延迟隐藏的线程束调度方法。本章在现有的线程调度器基础之上，设计和实现了一个性能更优的调度器，它能够更好地维持数据局部性和隐藏长访存延迟。此方法在不同测试程序中能获得相对基准方法平均2.2%的性能提升，而总的硬件开销可以忽略。 2.提出了一种基于指令PC(Program Counter)的cache内的数据局部性保护方法，用来保持数据局部性。本章对传统的LRU替换策略进行了改进，设计了一种基于PC信息的局部信息收集器。此外，还设计了一个与改进后的LRU单元协同的cache分配单元，来更好的分配cache块中的优先级，优化逐出策略。它可以在低硬件开销下得到超过基准方法平均5.0%的性能改善。 3.本文提出了一种协同的cache管理和线程束调度方法。它利用cache收集的局部性信息来同时指导cache管理和线程束调度的过程。本文利用局部性信息收集器的信息，提出了两种线程束调度方法，一种是基于重用信息的线程束重排方法(CWLP)，另一种是基于重用信息的线程束限流方法(CTLP)。CWLP能够获得相对最新调度方法平均4.8%的性能提升。CTLP方法能将平均的性能提升13.6%。
高性能协处理器;多线程;线程调度器;缓存管理策略;长延时隐藏
国防科学技术大学
博士
电子科学与技术
邢座程
2018
中文
TP332
2020-04-22（万方平台首次上网日期，不代表论文的发表时间）