基于相对游程的编码方法研究
集成电路产业近年来的迅猛发展，使得电路中的数据量急剧增加，而芯片的规模尺寸却日益缩小，这对芯片的智能性和兼容性都提出了挑战，同时针对电路芯片进行的相关测试中将遇到一系列更加复杂的故障。芯片测试过程中有几个难题要着重解决：缩短测试耗时，减少测试功耗，删减测试数据。当前的主流解决方法为数据压缩。 论文描述了集成电路的发展和研究现状，电路芯片的测试原理，测试分类以及测试过程中存在的一系列挑战，并对外建自测试中常用的数据压缩方法作了详细描述，逐一介绍了它们的编码思想和编码流程，并结合具体案例探索各压缩方法的优势与不足，通过对比对几种压缩方法做出改良。测试数据压缩的传统方法一般直接编码游程长度，原始测试数据游程长度对编码有一定限制。论文提出一种相对游程长度编码方法，先将游程长度与所有游程长度的中位数作差，然后再进行编码，通过减少相对游程长度的方式以实现缩短代码字长度的目的。对部分标准电路的实验结果表明，论文提出的编码方法压缩效率优于Golomb码，FDR码等同类编码方案，有很好的压缩效果。 本论文是通过对ISCAS 89部分标准电路生成Mintest集，在基于JAVA语言的平台上编程从而得出数据压缩效率的，本相对游程编码方案硬件结构简单，面积开销小，易于操作。
集成电路;编码方法;相对游程
安庆师范大学
硕士
应用数学
吴琼
2019
中文
TN407
2019-11-25（万方平台首次上网日期，不代表论文的发表时间）