基于二分算法的测试数据编码方案
随着集成电路制造工艺水平的提高，目前集成电路已经进入纳米量级尺寸，根据摩尔定律，未来单个芯片上晶体管的集成数量依然会呈现指数性增长，如此急剧的发展速度必然会提高测试的难度，与之伴随的便是费用成本。面对庞大的测试数据量，对于昂贵的自动测试设备（automatic test equipment ，ATE）的硬件性能和可行性提出更高的要求，同时测试所面临的时间、功耗及复杂度问题本质上都是成本的损耗。因此，为了解决这一测试的根本难题，课题的研究具有关键性和实际意义。 目前，国内外研究较多从测试数据压缩出发，一定程度上能够解决成本问题，其技术概括为两种：内建自测试（Built-in Self-Test，BIST）和外建自测试（Built-out Self-Test，BOST）。BIST的主要思想是提出在电路内部建立集测试生成、数据加载、响应分析以及测试控制结构系统化一体的方法，使得电路能够测试自身，以此来减低测试所需成本。外建自测试主要是通过压缩IP核的测试数据存储在测试装置内，然后将向量传输至芯片中，最后通过设计外部解压电路实现数据还原。该种技术可以全面的减少测试数据数量和整个测试所需时间，有着更广泛的使用范围。 本论文正是基于外建自测试技术的测试数据压缩方法出发，从原始数据的预处理，游程划分的编码方式结合二分算法的优势展开研究工作。 本文的主要工作如下： （1）通过对原始数据中含有的无关位X进行统计分析，无关位X的占比较高同时考虑到其填充后对测试数据结果不产生任何影响，采用了适应性填充的方法对无关位X进行“0”或“1”的填充，能够使其更符合编码规律，对提高编码效率，降低测试数据量起到一定的效用。 （2）传统的双游程编码需要标记位区分当前编码为“0”或“1”游程编码，考虑到在编码过程中存在损失编码位数的情况，提出了在一定进制下，采用无标记位双游程交替编码的方法，能够很好的解决标记位损失编码位数的问题，有效的减少游程位数，提高测试压缩率。 （3）考虑编码压缩与二分算法的优点结合，在整数二分部分，采用了游程整数化，记录整数二分后的情况，在不同的进制下能够取得一定的压缩效果；在小数二分部分，对编码后的游程做小数处理，通过二分查找算法，记录该查找过程的规律的方法，同时设计了对应的解码电路，实现了测试数据的无损还原。因此，本论文的编码方法，从节省代码字的长度，减少了硬件开销出发，为能够缩减原始测试数据，降低测试所需成本提供一种有效的方法。
二分算法;测试编码;数据压缩
安庆师范大学
硕士
统计信息技术
詹文法
2019
中文
TN405
2019-11-25（万方平台首次上网日期，不代表论文的发表时间）