直接数字频率合成研究及其FPGA实现
本文首先介绍了直接数字频率合成技术(DDS)的基本原理、体系结构及工作过程,然后针对其关键部分进行了优化,即采用函数近似法对存储表结构(LUT)进行了优化,使存贮位数大大缩小,并提出了一种杂散抑制技术的运用,即相位抖动技术。在对直接数字频率合成(DDS)方法产生的信号进行理论分析的过程中,用matlab进行编程仿真作出了详细的频谱分析验证。本文详细的介绍了本次设计的具体实现过程和方法,将现场可编程逻辑器件(FPGA)和 DDS技术相结合,具体的体现了基于VHDL语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。文章最后给出了实现代码、仿真结果,经过验证,本设计能够达到其预期性能指标。
直接数字频率合成(DDFS);现场可编程门阵列(FPGA);VHDL;EDA;ROM;流水线结构(pipelined)
上海交通大学
硕士
微电子学与固体电子学
王森章
2004
中文
TN742.1
88
2006-02-27(万方平台首次上网日期,不代表论文的发表时间)