10.3969/j.issn.2095-2783.2013.07.007
基于GPGPU的LDPC解码访存优化技术
低密度奇偶校验码(low-density parity-check,IDPC)作为一类高性能的差错控制编码被用于多个通信标准中,但解码算法计算量巨大,限制了其潜能,基于通用图形处理器(general-purpose GPU,GPGPU)的LDPC解码器由于其灵活性,近年来备受关注.深入分析了LDPC解码算法特性,提出Tanner图的交织器表示,简化了解码算法；结合GPU体系结构特点提出自顶向下的多步优化策略,充分挖掘了GPU的加速性能.实验结果显示,平衡计算访存负载、合并对齐全局访存、充分利用寄存器资源,可显著提高GPU性能；相对于CPU实现,可取得383倍的加速,综合性能优于现有的基于GPU的LDPC解码实现.
低密度奇偶校验码解码器、和积算法、通用图形处理器、优化策略、并行计算
8
TN911
高等学校博士学科点专项科研基金资助项目20114307110001;国家自然科学基金资助项目60873016,61170083
2013-09-26（万方平台首次上网日期，不代表论文的发表时间）
共7页
626-632
