10.3969/j.issn.2095-2783.2010.01.010
一种新型全集成CMOS低噪声放大器优化设计方法
提出一种以几何规划作为全局搜索算法的全集成低噪声放大器优化方法.在优化过程中,将功耗、输入匹配、器件尺寸等性能参数表示为约束条件,将片上电感寄生电阻噪声和晶体管噪声表示为优化目标,从而将复杂的全集成LNA优化问题转化为一个能够进行高效求解的几何规划问题.版图后仿真结果表明,在2.4 GHz工作频率下.低噪放的功耗为4.8mW,正向增益S21可达17.4 dB.反射参数S11、S22均小于-20 dB,三阶互调点ⅡP3为-4.2dBm,噪声系数NF仅为2.0dB.
全集成、CMOS低噪声放大器、输入匹配、功耗约束、噪声优化
5
TN722.3(基本电子电路)
高等学校博士学科点专项科研基金20060335065
2010-04-13（万方平台首次上网日期，不代表论文的发表时间）
共5页
47-51
