信号采集中峰值检测电路的设计与实现
为实现信号采集中峰值检测,改进峰值检测电路的指标,提高峰值检测电路的速度,捕捉更窄的毛刺信号,使用VHDL语言来编写程序,设计了一种基于FPGA的峰值检测电路.采用串并转换的思想,先把采集到的数据做串并转换以降低速度,并使用流水线技术,提高了电路的工作速度,实现了峰值检测的功能.该电路在实际项目中得到了验证,能捕获2.5 ns以上的毛刺信号,可广泛用于数字存储示波器中.
峰值检测、数字存储示波器、流水线、FPGA技术、VHDL语言
37
TP274+.2;TN702(自动化技术及设备)
2011-09-09（万方平台首次上网日期，不代表论文的发表时间）
共5页
63-66,88
