一种基于FPGA的新的SVM硬件实现方法
提出了一种基于递归神经网络的实现最小二乘支持向量机的FPGA串行计算方法,与已有的并行计算方法相比,该方法利用了递归神经网络的并行性及最小二乘支持向量机简化的约束条件的优点,在保证计算速度的同时,明显提高了FPGA的硬件资源利用效率,能够适应大规模训练样本的情况.实验结果表明,由于该方法具有灵活的串行计算、并行传输的特点,在较少使用FPGA硬件资源的同时,计算速度不会有明显变化,可有效地用硬件实现支持向量机.
串行计算方法、最小二乘支持向量机、递归神经网络
31
TN911.7
陕西省教育厅专项基金09JK632
2011-01-06（万方平台首次上网日期，不代表论文的发表时间）
共7页
2235-2241
