10.19665/j.issn1001-2400.2023.02.010
一种面向二维三维卷积的GPGPU cache旁路系统
通用图形处理器作为卷积神经网络的核心加速平台,其处理二维、三维卷积的性能,决定着神经网络在实时目标识别检测领域的有效应用.然而,受其固有 cache系统功能的限制,当前通用图形处理器架构无法实现二维、三维卷积的高效加速.针对此问题,首先提出一种 L1Dcache 动态旁路设计方案.该方案定义了一组能够动态反映指令访问 cache特征的数据结构,并基于此数据结构定义访存特征记录表,以记录不同访存指令在请求 cache时的执行状态.其次,采用优先线程块的 warp 调度策略来加速访存状态的采样.最后根据访存状态得出不同PC值下访存请求对 L1Dcache的旁路的判定,并动态完成部分低局域性数据请求对 L1Dcache的旁路.由此将 L1Dcache 空间保留给高局域性的数据并降低二维、三维卷积执行时的访存阻塞周期,进而提升了二维、三维卷积在通用图形处理器上执行时的访存效率.实验结果表明,相比原架构,在面向二维、三维卷积时分别带来了约 2.16％与 19.79％的性能提升,体现了设计方案的有效性与实用性.
卷积、通用图形处理器、存储系统、cache旁路
50
TN4(微电子学、集成电路（IC）)
装备联合基金6141B05200305
2023-05-25（万方平台首次上网日期，不代表论文的发表时间）
共9页
92-100
