10.19665/j.issn1001-2400.2022.04.020
高吞吐率JPEG2000编码器VLSI设计
针对实际应用中海量图像数据造成的存储与传输带宽的压力,设计了 一种兼容处理8～16位灰度图的高吞吐率图像压缩编码器,并给出了相应的超大规模集成电路架构.通过分析16位灰度图像像素值的特点,以及JPEG2000压缩编码器在硬件实现中,离散小波变换与优化截断嵌入式模块处理时间的差异,提出了并-串-并的优化结构,架构采用高8位和低8位处理进行设计,高位和低位结构既可以独立进行处理,又可以结合起来共同处理,增加了编码器的灵活性,大大提高了压缩编码器的吞吐率.编码器最终在Xilinx XC7K480T芯片上实现,最高工作频率可达147.734 MHz,对8位典型灰度图进行处理时,得到的最大吞吐率为169.55 MB/s;对16位典型灰度图进行处理时,最大吞吐率高达266.87 MB/s.与现有同类编码器相比,吞吐率提高40％以上.在实际工程应用中,该编码器不仅可靠性高、灵活性好,而且可扩展性强,通过控制并行度可实现不同分辨率图像的高倍率、高质量快速压缩,具有重要的应用价值.
图像压缩、超大规模集成电路、并行处理、吞吐量
49
TN47(微电子学、集成电路（IC）)
光电信息控制;安全技术重点实验室项目;天津市科技计划
2022-08-29（万方平台首次上网日期，不代表论文的发表时间）
共8页
176-183
