10.19665/j.issn1001-2400.2022.03.024
一种采用互连线电容耦合的线计算电路设计
随着集成电路工艺节点的不断推进,互连线间的寄生效应越来越明显.互连线已经成为制约提高芯片计算能力的关键因素之一,考虑将互连线作为逻辑计算的设计方法引起设计者的广泛关注.通过对互连线间电容耦合效应的研究,提出一种采用金属互连线间的确定性信号干扰来进行逻辑计算的电路设计方案.该方案首先分析金属互连线间电容耦合关系,构建电容耦合模型.然后利用纳米金属线构成耦合电容,调节干扰线与受扰线之间的耦合强度以及调整反相器阈值,设计与非、或非、异或、同或逻辑,在此基础上实现互连线电容耦合的3线-8线译码器.最后,采用台积电65 nm互补金属氧化物半导体工艺,Cadence Spectre环境下仿真验证,结果表明所设计的线计算电路功能正确.与台积电65 nm工艺库的标准单元相比,二输入线计算与非门使用的晶体管数量减少25％,二输入线计算同或门的功耗减少29.1％,四输入线计算与非门的面积和功耗延时积分别减少46.4％和55％.因此,线计算逻辑门具有低硬件开销特性,提供了密集实现数字集成电路的新途径,有利于芯片向小型化发展.
电容耦合、金属互连线、线计算、逻辑门、译码器
49
TN402(微电子学、集成电路（IC）)
国家自然科学基金;国家自然科学基金;专用集成电路与系统国家重点实验室开放研究课题;宁波市公益性计划项目;宁波市科技计划项目;宁波大学研究生SRIP项目;宁波大学研究生科研创新基金
2022-08-26（万方平台首次上网日期，不代表论文的发表时间）
共9页
213-221
