10.19665/j.issn1001-2400.2019.06.003
一种利用资源协商的FPGA布局方法
由于布局是现场可编程门阵列电路开发流程中耗时最长的步骤之一,所以为了提高布局的速度,提出了一种新的现场可编程门阵列布局方法.首先,在初始布局阶段,电路中的各逻辑单元根据花费计算公式选择使用成本最小的物理资源,并且允许多个逻辑单元占用同一个物理资源;然后,迭代地对占用被重用物理资源的逻辑单元重新布局,通过逐渐增大重用资源的使用成本,从而逐步消除资源重用;最后,用低温模拟退火算法对布局结果进行局部优化.实验结果表明,与学术界主流布局工具相比,该方法将布局时间减少了52％,同时电路延时降低4.8％,总线长减少1.9％.所提布局方法显著地减少了现场可编程门阵列电路布局所需时间,从而缩短了电路编译调试周期,有助于提高开发人员的效率.
现场可编程门阵列、计算机辅助设计、布局、电路设计
46
TP311.5(计算技术、计算机技术)
国家自然科学基金61672403;国家自然科学基金青年科学基金61806158
2020-01-13（万方平台首次上网日期，不代表论文的发表时间）
共6页
17-22
