10.3969/j.issn.1001-2400.2017.01.003
一种采用双层仲裁机制的新型总线仲裁器
随着系统芯片复杂度的持续提升，不断增加的带宽需求和不可预测的线延迟使总线逐步成为提高系统芯片性能的瓶颈．总线仲裁器对系统芯片的性能起决定作用，所以对高效仲裁器的研究具有重要意义．鉴于仲裁器赋权的决策由不依赖硬件结构的仲裁算法确定，所以创建了一种验证仲裁器性能的软件仿真平台，并利用该仿真平台设计了一种基于双层仲裁器结构和层间判断的新型仲裁器．仿真结果表明，新型仲裁器实际赋权的比例与目的带宽比之间的均方差比两款传统仲裁器的分别降低了54.4％和50.8％，实现了赋权比例与目的带宽比的逼近．
系统芯片、总线、仲裁器、双层仲裁、带宽比
44
TN402(微电子学、集成电路（IC）)
国家自然科学基金资助项目61474087
2017-03-17（万方平台首次上网日期，不代表论文的发表时间）
共7页
12-17,105
