10.3969/j.issn.1001-2400.2016.06.017
用于FPGA IP保护的低成本高性能PUF设计
随着现场可编程门阵列在电子系统设计中的广泛应用,人们越来越重视基于现场可编程门阵列的知识产权保护问题.但在实际应用中,在现场可编程门阵列上实现环形振荡器型物理不可克隆函数还面临着诸多挑战,如环形振荡器型物理不可克隆函数电路的面积消耗很大;有限的逻辑资源使得激励响应对数量有限,限制了该知识产权保护方法的应用范围.为了解决这些问题,首先提出了一种逻辑混合技术.该技术把物理不可克隆函数逻辑和正常电路逻辑在现场可编程门阵列实现中混合起来,以减少物理不可克隆函数的电路面积消耗.其次,采用了一种后处理方法,极大地增加了所设计环形振荡器型物理不可克隆函数的激励响应对数量.实验结果显示,文中设计的物理不可克隆函数的性能优异,可靠性、随机性和独特性分别为99.97％、50.37％、49.83％.同时,消耗的硬件资源比其他同等性能的物理不可克隆函数少了45％.
物理不可克隆函数、环形振荡器、逻辑混合、现场可编程阵列
43
TN47(微电子学、集成电路（IC）)
国家自然科学基金资助项目61204022
2017-02-27（万方平台首次上网日期，不代表论文的发表时间）
共6页
97-102
