10.3969/j.issn.1001-2400.2015.03.010
90 nm CMOS工艺下电压触发的ESD检测电路
提出两种90 nm 1 V CMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的 MOS电容栅极漏电问题.该检测电路包含一个反馈回路，提高了检测电路的触发效率，同时增加了反馈关断机制，在芯片工作时检测电路由于某些特殊因素误触发后，仍然可以自行关断，而不会进入闩锁状态.在3 V静电放电仿真时，该电路能产生28 mA触发电流，以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时，漏电流仅为42(45)nA.仿真结果表明，该检测电路可成功用于纳米级 CMOS工艺的集成电路静电保护.
反馈、检测电路、静电放电、电压触发
TN495(微电子学、集成电路（IC）)
国家自然科学基金资助项目61376099,11235008;教育部博士点基金资助项目20130203130002,20110203110012;航天808所基金资助项目20140418
2015-06-30（万方平台首次上网日期，不代表论文的发表时间）
共7页
54-60
