10.3969/j.issn.1001-2400.2014.06.010
一种具有延迟校准功能的可编程多相位时钟电路
基于延迟锁相环原理,提出了一种新型的具有延迟校准功能的可编程多相位时钟电路,能为工作在80 MHz的电荷耦合器件信号处理器提供精度高达390 ps的时序信号.将主时钟的单周期等分为32份,通过可编程相位组合电路,产生相位及占空比可调的信号,能满足不同电荷耦合器件所需的最优工作时序.传统的延迟锁相环结构随着延迟单元的增加,延迟单元之间不匹配愈加明显,导致输出相位偏离理想位置.引入延迟校准电路可以显著降低相位之间的误差,校准后的多相位时钟信号接入可编程相位组合器进行选择组合,产生所需的高精度时序信号.基于 SMIC 0.18μm 3.3 V CMOS工艺完成设计,在80 MHz主时钟下的后仿真结果表明：电路可产生占空比范围为2%~98%的输出时钟,校准后的延迟误差小于5 ps,边到边抖动为1.14 ps,有效地保证了相位精度.
电荷耦合器件、延迟锁相环、延迟校准环路、可编程相位组合器
TN431.1(微电子学、集成电路（IC）)
国家自然科学基金资助项目61234002,61322405,61306044,61376033;国家863计划资助项目2012AA012302,2013AA014103;教育部博士点基金资助项目20120203110017;电子元器件可靠性物理及其应用技术重点实验室开放基金资助项目ZHD201101
2014-12-26（万方平台首次上网日期，不代表论文的发表时间）
共8页
57-64
