10.3969/j.issn.1001-2400.2009.05.005
一种对奇偶校验比特按组删余的速率兼容编码
以多维累加交叉并行级联单奇偶校验码为母码,提出了一种具有线性编码复杂度的删余速率兼容编码.将母码的每个编码支路所输出的奇偶校验比特分为一组,利用高斯近似密度进化方法确定各组奇偶校验比特的删余优先级别,通过对奇偶校验比特按组删余,构建了一组速率兼容编码.仿真结果表明,该编码在不同码率的误比特率性能均优于以(3,6)规则LDPC码为母码构建的删余速率兼容编码的性能.
速率兼容编码、迭代方法、Turbo码、高斯近似、删余
36
TN911.22
"863"计划课题资助2007AA01Z288;国家杰出青年科学基金资助60725105;长江学者和创新团队发展计划资助;高等学校创新引智计划资助B08038
2009-12-04（万方平台首次上网日期，不代表论文的发表时间）
共6页
782-787
