10.3969/j.issn.1001-2400.2006.05.033
一种新颖的乘法器核内建自测试设计方法
提出一种新颖的乘法器核内建自测试(BIST)方法,结合C可测性与伪随机测试的优点,所设计的测试电路的附加面积比传统的伪随机电路要低56%.该方法采用独特的赋值方法,生成精简的、故障覆盖率高于99%的测试图形,并用开发的软件对测试图形排序和压缩,平均跳变密度和宽度得以大大减少.基于上述研究成果,可容易实现低成本BIST电路.基于Synopsys相关工具软件的模拟和分析结果表明,提出的BIST电路在面积、功耗和速度等方面均优于现有的BIST设计.
低成本、C可测性、内建自测试、乘法器
23
TN47;TN407(微电子学、集成电路（IC）)
国家部级科研项目0105TJ003
2006-11-07（万方平台首次上网日期，不代表论文的发表时间）
共5页
819-823
