10.3969/j.issn.1001-2400.2005.04.035
基于DBL结构的嵌入式64kb SRAM的低功耗设计
针对嵌入式系统的低功耗要求,采用位线分割结构和存储阵列分块译码结构,完成了64kb低功耗SRAM模块的设计.与一般布局的存储器相比,采用这两种技术使存储器的功耗降低了43%,而面积仅增加了18%.
存储器、SRAM、位线分割、分块译码
32
TP343(计算技术、计算机技术)
国家部委预研项目41308010305
2005-09-08(万方平台首次上网日期,不代表论文的发表时间)
共5页
643-647