10.13911/j.cnki.1004-3365.230032
一种14 bit异步时序两级Pipelined-SAR模数转换器技术
设计了一种基于异步时序的两级Pipelined-SAR模数转换器.为实现时序灵活配置,采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟;为降低整个ADC静态功耗,可调节延迟单元用于合理分配子ADC和增益级的工作时间;三级电荷泵用于设计增益级,从而降低设计难度并进一步降低功耗.最终,该14 bit异步时序ADC在0.18μmCMOS工艺下设计并仿真.后仿真结果表明,在采样速率为10 kS/s时,该ADC的SNDR为83.5 dB,功耗为2.39 μW,FoMs 值为 176.7 dB.
异步时序、流水线SAR-ADC、电荷泵、边沿检测
53
TN792(基本电子电路)
重庆市教委科学技术研究项目KJQN202203116
2023-11-16（万方平台首次上网日期，不代表论文的发表时间）
共7页
444-450
