10.13911/j.cnki.1004-3365.220300
一种高压低功耗比较器电路的设计
提出了 一种高压低功耗比较器电路.该电路基于0.5 μm CMOS工艺设计,采用差分对单端输出结构,利用高压PMOS尾电流进行偏置,实现了降低功耗的目的.结果表明,该电路静态电流约为8.25 μA,工作电压范围为3~18 V,输入失调电压为5 mV,输入失调电流约6 fA,输入偏置电流约2.5 pA.该电路适用于低功耗、高压模拟模拟集成电路领域.
低功耗、比较器、模拟集成电路
53
TN432(微电子学、集成电路(IC))
2023-11-16(万方平台首次上网日期,不代表论文的发表时间)
共6页
402-407