10.13911/j.cnki.1004-3365.220149
一种基于新型自适应校准技术的小数频率综合器的设计
基于EPC Class-1 Generation-2协议规定,对工作于全球UHF RFID频段的频率综合器的设计指标进行了分析.采用标准0.18μmCMOS工艺,集成自适应频率校准模块设计了 一种新颖的低相位噪声、快速锁定的小数频率综合器.其中,LC-VCO基于无尾电流源式设计,利用二次谐波滤波技术显著降低了带内相位噪声;自适应频率校准电路则区别于传统的二进制比较法,基于新颖的逐次比较法以减小VCO的4位数控逻辑电压的比较次数,因而可以快速确定VCO的控制字并缩短锁定时间.仿真结果表明,自适应校准阶段的时间仅约6.3 μs,环路整体锁定时间低于23.2 μs,100 kHz频偏处的相位噪声性能为-106.3 dBc/Hz,1 MHz频偏处为-126.1 dBc/Hz,整体功耗为84 mW.与最近发布的先进的CMOS小数频率综合器的性能相比,所设计的小数频率综合器实现了更优的相位噪声性能,同时能以较短的锁定时间以及较低的功耗工作.
小数频率综合器、自适应校准电路、混合集成电路
53
TN432(微电子学、集成电路（IC）)
南京邮电大学引进人才科研启动基金项目;江苏省研究生科研与实践创新计划项目
2023-08-07（万方平台首次上网日期，不代表论文的发表时间）
共8页
247-254
