10.13911/j.cnki.1004-3365.220105
相控阵芯片幅相自校准算法及电路实现
为了改善波束成形质量,基于相控阵芯片幅度和相位校准系统,提出了一种校准算法.在计算出每个状态的误差后,只需要遍历一次所有相控阵芯片的状态,就可以筛选出 目标状态,生成查找表.筛选时,对每个状态的幅度误差、相位误差和使用CORDIC计算出的所有目标状态的RMS误差进行约束,可以使相控阵芯片实现误差(RMS)小于2°的6位移相(360°)和误差(RMS)小于0.3 dB的6位衰减(32 dB).与穷举搜索和逐次逼近的方式相比,提出的校准算法节省了LUT的生成时间.根据此算法,使用65 nm CMOS工艺设计了一个自校准芯片,面积为584613.16 μm2.
相控阵、自校准、LUT、CORDIC
53
TN432(微电子学、集成电路（IC）)
国家重点研发计划2019YFB2204601
2023-05-26（万方平台首次上网日期，不代表论文的发表时间）
共7页
102-108
