10.13911/j.cnki.1004-3365.220037
一种面向可容错应用的低功耗SRAM架构
提出了一种面向可容错应用的低功耗SRAM架构.通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗.设计了一种单端的8管SRAM单元.该8管单元采用读缓冲结构,提升了读稳定性.采用打破反馈环技术,提升了写能力.以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作.在40 nm CMOS工艺下对电路进行仿真.结果表明,该8管单元具有良好的稳定性和极低的功耗.因此,以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗.在0.5 V电源电压和相同工作频率下,该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了 59.86％.
SRAM、近似、编码、超低压
53
TN432(微电子学、集成电路（IC）)
国家自然科学基金;国家自然科学基金
2023-05-26（万方平台首次上网日期，不代表论文的发表时间）
共5页
70-74
