10.13911/j.cnki.1004-3365.210392
一种环路带宽自适应调整的时钟数据恢复电路
针对SONTE OC-192、PCIE3.0、USB3.2等协议在串行时钟数据恢复时对抖动容限、环路稳定时间的要求,提出了 一种环路带宽 自适应调整、半速率相位插值的时钟数据恢复电路(CDR).设计了 自适应控制电路,能适时动态调整环路带宽,实现串行信号时钟恢复过程中环路的快速稳定,提高了时钟数据恢复电路抖动容限.增加了补偿型相位插值控制器,进一步降低了数据接收误码率.该CDR电路基于55 nm CMOS工艺设计,数据输入范围为8～11.5 Gbit/s.采用随机码PRBS31对CDR电路的仿真测试结果表明,稳定时间小于400 ns,输入抖动容限大于0.55UI@10 MHz,功耗小于 23 mW.
时钟数据恢复、自适应、相位插值
52
TN702(基本电子电路)
国家自然科学基金;国家自然科学基金;广西无线宽带通信与信号处理重点实验室主任基金资助项目;广西无线宽带通信与信号处理重点实验室主任基金资助项目;广西无线宽带通信与信号处理重点实验室主任基金资助项目
2022-10-21（万方平台首次上网日期，不代表论文的发表时间）
共7页
656-662
