10.13911/j.cnki.1004-3365.210498
SiC-MOS界面优化的工艺验证及MOSFET电学特性仿真拟合
SiC因其优越的电学特性,已发展成为高压功率器件领域的翘楚.然而,SiC与SiO2界面存在高密度界面态,使得SiC MOSFET沟道迁移率远低于SiC材料本身的体迁移率,大大约束了 SiC材料本身电学性能的发挥.为改善反型层沟道迁移率,不同功率器件厂商采用了不同的栅极氧化工艺,所实现的栅极氧化层界面态密度各有不同,现有的功率器件仿真软件提供的多种界面态能级分布模型都需要芯片厂商实际的流片数据作为支撑,这对功率器件上游设计人员产生了阻碍.基于此,文章通过流片测试数据,结合TCAD仿真软件给出了一种用于SiC MOSFET器件仿真的界面态能级分布模型.利用给出的界面态能级分布模型,与实际产品对比,仿真得出的I-V曲线与测试曲线基本重合.
SiC MOSFET、界面态、仿真模型、反型层迁移率、界面陷阱
52
TN386;TN432(半导体技术)
国家电网公司科技基金资助项目5700-201958329A-0-0-00
2022-08-12（万方平台首次上网日期，不代表论文的发表时间）
共7页
442-448
