10.13911/j.cnki.1004-3365.210291
56 Gbit/s PAM4 CMOS光接收机前端电路设计
基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路.前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度.后级放大器采用具有线性增益控制的多级级联可变增益放大器,实现对输出摆幅的自动控制.输出缓冲器采用源极退化技术来拓展带宽.后仿真结果表明,在100 fF光电二极管的寄生电容条件下,所设计的光接收机前端电路的-3 dB带宽为24.4 GHz,最大增益达到66 dBΩ,等效输入噪声电流为17.0 pA·Hz-1/2.在输入电流变化及不同工艺角下,输出眼图抖动较小且张开度良好.当电源电压为1.2 V时,不同工艺角下的平均功耗为42.5 mW.
PAM4、光接收机前端、跨阻放大器、自动增益控制、可变增益放大器
52
TN722.1(基本电子电路)
国家自然科学基金;江苏省六大人才高峰高层次人才资助项目
2022-04-14（万方平台首次上网日期，不代表论文的发表时间）
共6页
52-57
