10.13911/j.cnki.1004-3365.210280
一种延迟可控的异步FIFO电路设计
基于传统异步FIFO延迟电路设计了 一种延迟可控的异步FIFO电路.该电路在实现数据跨时钟域传输的同时增加了延迟控制模块,通过调节读指针与写指针的差值实现整数延迟的控制,通过调节读时钟与写时钟的相位差实现高精度的小数延迟控制.建立VCS验证平台,进行功能验证.结果表明,该FIFO电路实现了数据跨时钟域传输和延迟动态控制,在多芯片同时工作时可用于补偿数据源未对齐引起的输出偏斜.基于180 nm标准CMOS工艺库完成逻辑综合,读、写时钟频率分别为389 MHz、778 MHz,占用逻辑资源面积41 071 μm2.
FIFO、插值率、整数延迟、小数延迟
52
TN432(微电子学、集成电路（IC）)
国家自然科学基金61704161
2022-04-14（万方平台首次上网日期，不代表论文的发表时间）
共5页
42-46
