10.13911/j.cnki.1004-3365.210024
一种Doppler/FMCW双模式雷达模拟基带设计
基于55 nm CMOS工艺,设计了一种应用于24 GHz Doppler/FMCW双模式雷达系统的模拟基带电路(ABB).低通滤波器由两个改进型Tow-Thomas二阶节级联而成,实现了增益和带宽独立调节.采用一种基于7 bit可编程电流型数模转换器(IDAC)的两步逐次逼近型直流失调消除电路(SAR DCOC),可在Doppler模式10～600 Hz极低中频条件下,对混频器输出和基带自身直流失调进行消除.在IDAC和两级运放中混合使用BJT管,减小闪烁噪声,获得良好的低频噪声性能.后仿真结果表明,在2.5V电源电压、模拟基带消耗电流4.9 mA下,两种模式增益范围均为6～62 dB,最大线性输入幅度(IP 1 dB)为10 dBm;62 dB增益时,Doppler模式、FMCW模式下的噪声系数分别小于42 dB、27 dB.蒙特卡罗仿真结果表明,当输入存在400 mV、200 mV直流失调时,基带输出直流失调仅为21.3 mV和16.4 mV.
模拟基带;调频连续波;多普勒;可编程IDAC;逐次逼近型直流失调消除电路
51
TN957;TN432
华东师范大学幸福之花智能+先导研究基金项目4430019311542500
2022-03-07（万方平台首次上网日期，不代表论文的发表时间）
共7页
842-848
