10.13911/j.cnki.1004-3365.200512
一种迟滞结构的高精度USB-PD驱动芯片
为了解决PD驱动电路的可靠性问题,在传统电路基础上设计并实现了一种迟滞结构的高精度PD驱动电路.采用对称双路结构,分别调节信号的上升、下降边沿时间,每一路使用迟滞导通的分段控制方式,提高了控制精度.采用限流方式,解决了因寄生效应而产生的振荡现象,提高了通信的可靠性.采用TSMC 0.18μmCMOS工艺设计驱动电路并流片.测试结果表明,在BMC方波外的接频率为300 kHz时,线缆上电压信号的上下边沿时间都为340 ns,无明显振荡.该电路的静态功耗小于400 μA,具有较好的实用价值.
USB电力传输协议;边沿时间控制;迟滞结构;电流分段控制
51
TN432(微电子学、集成电路（IC）)
江苏省自然科学基金资助项目BK20201147
2021-10-13（万方平台首次上网日期，不代表论文的发表时间）
共7页
539-545
