10.13911/j.cnki.1004-3365.200293
一种采用低阈值技术实现的高速采样保持电路
提出了一种采用低阈值技术实现的高速采样保持电路.采样保持电路采用电容翻转式架构,利用栅压自举开关技术提高了采样开关的线性度,通过下极板采样技术减小了电荷注入效应.提出的放大器与传统的套筒式共源共栅极放大器在电路结构上相同.不同点在于,该放大器采用了低阈值设计技术.优势在于,在特定工艺下通过低阈值器件补偿可实现高增益带宽放大器,提高了采样保持电路的采样速率.该电路采用0.18 μm CMOS工艺设计并流片,采样时钟频率达到了 125 MHz.仿真结果表明,SINAD为90.91 dB,SFDR为91.45 dBc,芯片尺寸为0.8 mm×0.5 mm.
采样保持电路;放大器;低阈值技术
51
TN432(微电子学、集成电路（IC）)
模拟集成电路国家重点实验室基金资助项目6142802010702
2021-06-03（万方平台首次上网日期，不代表论文的发表时间）
共5页
168-172
