10.13911/j.cnki.1004-3365.200059
基于差分编码技术的12.5 Gbit/s高速SerDes发射机
研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机.该电路由并串转换模块、去加重控制模块和驱动模块组成.驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配.首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程.后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s.此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI.
差分编码、高速SerDes、电流模逻辑异或门、动态负载
51
TN432(微电子学、集成电路（IC）)
国家重点实验室基金614280205020417
2021-04-26（万方平台首次上网日期，不代表论文的发表时间）
共6页
85-90
