10.13911/j.cnki.1004-3365.190571
一种10 MHz带宽70 dB动态范围连续时间Sigma-Delta调制器
介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程.采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外.将谐振腔内嵌于调制器环路中,以改善带内信噪比.采用三级前馈型放大器,调制器具备更高的能效.该调制器基于65 nm CMOS工艺设计并流片.测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB.功耗为77 mW.该调制器芯片的内核面积为4.50 mm2.
连续时间Sigma-Delta调制器、数字置乱、前馈型放大器、谐振腔
50
TN79+2(基本电子电路)
模拟集成电路国家重点实验室基金资助项目61428020106
2020-10-14（万方平台首次上网日期，不代表论文的发表时间）
共6页
459-464
