10.13911/j.cnki.1004-3365.190131
一种高速LZW压缩算法 FPGA硬件实现
在分析 LZW算法的基础上,基于 FPGA,设计了-个高速 LZW压缩算法硬件加速电路,包含异步 FIFO、状态机控制和双端口 RAM三个主要部分.通过异步 FIFO实现提高了数据传输速度;采用精简状态机模块提高了 FPGA内部资源的利用率.在 Kintex-7 XCKU060平台上验证了设计的正确性和加速特性.实验结果表明,数据压缩速率提升至 366 Mbit/s,相比高性能通用处理器平台加速到 9.1倍,能效比提升到 65.5倍,可满足多种场景下实时无损压缩应用需求.
LZW、FPGA、压缩率、状态机、无损
49
TP391;TN492(计算技术、计算机技术)
江苏高校"青蓝工程"资助项目;国家自然科学基金资助项目
2020-03-17（万方平台首次上网日期，不代表论文的发表时间）
共5页
824-828
