10.13911/j.cnki.1004-3365.190075
应用于高速串行接口的低噪声时钟发生器
设计了一种应用于 28 Gbit/s高速串行接口的低噪声时钟发生器,包括全差分电荷泵、差分环路滤波器、差分压控振荡器.为了降低相位噪声,采用全差分结构来降低共模噪声和电流失配.为了进一步降低小数分频器引入的噪声,提出一种基于计数器的分频器.为了保证时钟发生器在各种工艺和温度偏差下均能自动锁定,设计了自适应调谐电容电路.采用 65 nm CMOS工艺进行设计,芯片面积为 0.36 mm2,整体功耗为 36 mW.后仿真结果表明,该时钟发生器在 14 GHz锁定后的相位噪声是-113 dBc@1 MHz,压控振荡器的调谐范围是 12.8～15.0 GHz,自动锁定电路能在全调谐范围内对电路进行自动调整和锁定.
电荷泵、锁相坏、振荡器、自动锁定
49
TN432(微电子学、集成电路（IC）)
重点研发计划资助项目2018YFB2202300
2020-03-17（万方平台首次上网日期，不代表论文的发表时间）
共7页
817-823
