10.13911/j.cnki.1004-3365.180549
一种65nm CMOS 60 GHz高增益功率放大器
设计了一种基于 65 nm CMOS工艺的 60 GHz功率放大器.采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率.采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本.采用Cadence、ADS和 Momentum等软件进行联合仿真.后仿真结果表明,在工作频段为 60 GHz 时,最大小信号增益为 26 dB.最大功率附加效率为 18.6％.饱和输出功率为 15.2 dBm.该功率放大器具有高增益、高效率、低成本等优点.
功率放大器、CMOS、电容中和、变压器
49
TN432;TN722.7+5(微电子学、集成电路（IC）)
四川省科技计划资助项目18SYXHZ0076,19SYXHZ0030
2020-03-17（万方平台首次上网日期，不代表论文的发表时间）
共6页
760-764,771
