10.13911/j.cnki.1004-3365.180341
基于导数相乘的TIADC时间失配误差校准算法
提出了一种校准时间交织模数转换器(TIADC)时间失配误差的全数字后台算法.该算法利用信号与其导数正交的特性来估算时间失配误差相关量,采用最小均方(LMS)迭代算法估算时间失配误差值.该算法不需要参考通道,硬件消耗很低,可以校准多频信号,实现宽带宽输入.提出的变步长LMS迭代算法提高了时间失配误差的收敛速度,保证了误差校准的实时性.基于FPGA验证平台,建立了四通道8 bit 1 GHz TIADC的时间失配误差模型.结果 表明,当输入信号归一化频率fin/fs为0.414时,采用该算法校准后的ENOB从5.58 bit提高到7.75 bit,SFDR从38.64 dB提高到67.51 dB.
导数、时间失配误差、时间交织模数转换器、全数字
49
TN79+2(基本电子电路)
国家自然科学青年科学基金资助项目JZ2017GJQN1121,JSGG20170413153845042
2019-07-22（万方平台首次上网日期，不代表论文的发表时间）
共7页
378-384
