10.13911/j.cnki.1004-3365.180182
用于高速高精度流水线ADC的开关电容比较器
在65 nm CMOS工艺条件下,设计了一种用于高速高精度流水线ADC的开关电容比较器.采用单电容结构,实现了比较结果的最小化传输延迟.利用正反馈电容将采样网络的实极点调制为复极点,以减小采样传输延迟.用静态锁存器替代高速双尾动态锁存器,以适应正反馈的电容结构.数字驱动部分采用正反馈方式,以提升传输速度.Spectre仿真结果表明,在14位精度下,10 GHz带宽比较器的采样网络具有与20 GHz带宽MDAC的采样网络相同的传输延迟,从锁存器开始锁存到数字驱动输出的总传输延迟小于50 ps.
流水线ADC、开关电容比较器、正反馈
49
TN79+2(基本电子电路)
国家自然科学基金资助项目61604136
2019-03-26（万方平台首次上网日期，不代表论文的发表时间）
共6页
7-11,16
