10.13911/j.cnki.1004-3365.180028
用于加法器的功耗延迟积优化混合进位算法
为了实现高性能的加法器,提出了面向功耗延迟积(PDP)优化的混合进位算法.该算法能快速搜索加法器的混合进位,以优化PDP.采用超前进位算法和行波进位算法交替混合,兼具超前进位算法速度快和行波进位算法功耗低的特点.该算法采用C语言实现并编译,结果应用于MCNC Benchmark电路,进行判定测试.与应用三种传统算法的加法器相比,应用该算法的加法器在位数为8位、16位、32位和64位时,PDP改进量分别为40.O％、70.6％、85.6％和92.9％.
加法器、算法、功耗延迟积
48
TN402;TP332(微电子学、集成电路（IC）)
国家星火计划项目2015GA701053
2019-01-16（万方平台首次上网日期，不代表论文的发表时间）
共4页
802-805
